BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-101397

(43) Date of publication of application: 16.04.1996

(51)Int.CI.

GO2F 1/1345 GO2F 1/136

(21)Application number : 06-261375

(71)Applicant: NEC CORP

(22)Date of filing;

30.09.1994


(72)Inventor: SHIMIZU TAKEYA

(54) THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To attain electrical inspection of individual pixel part in a thin film transistor liquid crystal display device and to find a fault of the pixel part.

CONSTITUTION: Plural pieces of drive signal lines 4 and data signal lines 5 are connected respectively in a matrix state for many pieces of pixel parts 1 incorporating a thin film transistor 2 and a pixel electrode 3, and a drive line side common line 10 and a data line side common line 11 are connected to respective signal lines respectively, and electrostatic charge is prevented, and resistors 12, 13 are inserted between respective signal lines and respective common lines respectively, and an electrical connection state between respective signal lines and respective common lines is held, and on the other hand, cross talk of applied potential between respective signal lines is suppressed, and the electrical inspection of individual pixel part is attained.



LEGAL STATUS

[Date of request for examination] 30.09.1994

[Date of sending the examiner's decision of rejection] 06.05.1997

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2715936
[Date of registration] 07.11.1997
[Number of appeal against examiner's decision of 09-09430

rejection]

[Date of requesting appeal against examiner's decision 05.06.1997 of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出屬公開書号

特開平8-101397

(43)公開日 平成8年(1996)4月16日

(51)Int.CL* 機例配号 庁内整理番号 P I 技術表示箇所 G O 2 F 1/1345 1/136 5 O O

奪金請求 有 請求項の数5 FD (全 7 頁)


(21)出票多号	特惠平6-261375	(71)出版人	000004237
			日本電気株式会社
(22) 出黨日	平成6年(1994)9月30日		東京都港区芝五丁目7番1号
		(72)兒明者	清水 體也 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人	弁理士 動木 孝夫

(54) 【発明の名称】 薄膜トランジスタ型液晶表示装置とその製造方法

(57) 【要約】

【目的】 薄膜トランジスク型液晶表示装置における、 個々の画素部の電気的な検査を可能とし、画素部の不良 を見い出すことを可能とする。

【構成】 薄原トランジスタ2と両素電極3とを含む多数個の両素部1に対して複数本の駆動信号線4とデータ信号線5とをそれぞれ行列状態に接続し、かつ各信号線にはそれぞれ駆動線側共通線10とデータ線側共通線11を接続して静電気の帯電を防止するようにし、かつ各信号線と各共通線との間にはそれぞれ抵抗12,13を介挿し、各信号線と共通線との電気接続状態を保持する一方で、各信号線間における印加電位の回り込みを抑制し、個々の画素部の電気的な検査を可能とする。



(2)

特開平8-101397

【特許請求の範囲】

【請求項1】 薄膜トランジスタと画素電極とを含む多 数個の画素部をマトリクス状に配置し、各両索部に対し て駆動信号線とデータ信号線とを行列状態に接続形成 し、かつ複数本の駆動信号線をそれぞれ駆動線側共通線 に電気接続し、複数本のデータ信号線をそれぞれデータ 線側共通線に電気接続した薄膜トランジスク型液晶表示 装置において、前記各駆動信号線と駆動線側共通線との 問、及び前記各デーク信号線とデーク線側共通線との間 にそれぞれ抵抗を介種したことを特徴とする辨膜トラン ジスタ型液晶表示装置。

1

【請求項2】 複数本の駆動信号線にはそれぞれ駆動信 号人力パッドが形成され、複数本のデータ信号線にはそ れぞれデータ信号入力パッドが形成され、この駆動信号 入力パッドと駆動線側共通線との間、及びデータ信号入 カパッドとデータ線側共通線との間にそれぞれ抵抗を介 挿してなる請求項1の薄膜トランジスタ型液晶表示装

【請求項3】 抵抗は画素電板を形成する画素材料の一 部で形成されてなる讃求項1または2の薄膜トランジス 20 夕型液晶表示装置。

【請求頃4】 薄膜トランジスタと画素電板とを含む多 数個の画素部をマトリクス状に配置した薄膜トランジス タ型液晶表示装置の製造に際し、薄膜トランジスタのゲ 一ト電極と駆動信号線とを形成すると同時に、この駆動 信号線と一体に駆動信号人力パッド、駆動線側共通線、 及びこの駆動信号入力パッドと駆動線側共通線を接続す る導通部を形成する工程と、前記薄膜トランジスタのチ ャネルとなる半導体層を形成すると同時に前記駆動信号 人力パッドと駆動線側共通線との間に前記半導体層の一 30 **郊でアイランドを形成する工程と、前記薄膜トランジス** タのソース・ドレイン電板とデータ信号線とを形成する と同時に、前配駆動信身入力パッドと駆動線側共通線を それぞれ前記アイランドに接続する連結部を形成し、か つ同時に前記導通部にホールを開設して導通部を遮断さ せる工程と、前記薄膜トランジスタの半導体層を堀込ん でチャネルを形成すると同時に前記アイランドを堀込ん で高抵抗化する工程と、画素電極を形成すると同時に前 記駆動信号入力パッドと駆動線側共通線との間に前記画 する稗膜トランジスタ型液晶表示装置の製造方法。

と同時に、次工程で形成するデータ信号人力パッドとデ ーク線側共通線との間に前記半導体層の一部でアイラン ドを形成する工程と、前記簿膜トランジスタのソース・ ドレイン電極とデータ信号線とを形成すると同時に、こ のデータ信号線と一体にデータ信号入力パッド、データ 線側共通線、及び前記データ信号入力パッドとデータ線 側共通線をそれぞれ前記アイランドに接続する連結部を 形成する工程と、前記薄膜トランジスタの半導体層を堀 50 とすることができ、個々のTFT2における静電破壊を

込んでチャネルを形成すると同時に前記アイランドを堀 込んで高抵抗化する工程と、面素電極を形成すると同時 に前記データ信号入力パッドとデータ原側共通線との問 に前記画示電極材料で抵抗を形成する工程とを含む詞収 項4の薄膜トランジスタ型液晶表示装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスタ(以 下、TFTと略称する)を用いた液晶表示装置(以下、 LCDと略称する)に関し、特にTFTにおける静電破 **壊を防止する一方で、製造後におけるTFTの検査を可** 能にしたLCDとその製造方法に関する。

[0002]

【従来の技術】TFT型しCDは、多数個のTFTをマ トリクス状に配置し、各TFTのゲートには駆動信号線 を複数の行方向に接続し、ドレインにはデータ信号線を 複数の列方向に接続している。そして、これらの駆動信 号線とデーク信号線とをそれぞれ選択することで交差点 におけるTFTが駆動され、この部分の画来が駆動され ることになる。このため、各駆動信号線とデータ信号線 はそれぞれ独立した状態に構成されることになる。しか しながら、その一方でTFTはMOSトランジスタとし て構成されているために、静電気によってゲート絶縁膜 が破壊されるおそれがあり、これを防止するためには各 駆動信号線とデータ信号線に静電気が帝電されないよう に、少なくともLCDの製造工程においてはこれらの線 を共通接続して接地することが好ましい。

【0003】図4はこのような対策を施した従来のTF T型LCDであり、TFT2と画訳選模3とを含む画素 部1が縦横のマトリクス状に配置され、各TFT2のゲ ートには駆動信号線4が複数の行方向に接続され、ドレ インにはデーク信号線5が複数の列方向に接続されてい る。そして、駆動信号線4の一方の端部にはそれぞれ駆 動信号入力パッド6が形成されており、かつそれぞれの 駆動信号入力バッド6は更に駆動線側共通線10に一括 して接続されている。同様に、データ信号線5の一方の 矯部にはデータ信号人力パッド8が形成されており、そ れぞれのデーク信号入力パッド8はデータ線側共通線1 1に接続されている。なお、前記駆動線側共通線10と 素電極材料で抵抗を形成する工程とを含むことを特徴と 40 データ線側共通線11にはそれぞれ一括パッド14.1 5が設けられ、所定の電位に固定させるようになってい る。また、前記各駆動信号線4の他方の端部には駆動線 側測定パッドフが形成され、同様に前記各データ信号線 5の他方の端部にはデータ線側測定パッド9が形成され

> 【0004】この構成のLCDでは、その製造工程時 に、例えば、駆動線側共通線10やデーク線側共通線1 1をそれぞれ一括パッド14, 15を介して接地するこ とで、複数の駆動信号線4やデータ信号線5を接地状態

(3)

特開平8-101397

防止することができる。また、製造後の検査時には、そ れぞれの駆動線側測定パッド7と駆動信号入力パッド6 との間、或いはデータ級側測定パッド9とデータ信号入 カパッド8との間の抵抗値を測定することで、駆動信号 線4やデータ信号線5の短絡や断線を検査することがで きる。

100051

【発明が解決しようとする課題】ところで、従来この種 のTFT型LCDにおける画業、即ちTFTとこれに接 総される秀積容量の電気的な不良を検査する方法とし て、特開平3-200121号公報において提案されて いるものがある。この方法は、検査対象となるTFTが 接続されている駆動信号線にTFTがオン状態なるよう な電圧を印加し、かつこれに同期して対応するデータ信 号線にデータ信号を入力することで、対象TFTの鬱積 容量に電荷を蓄積させ、ある一定時間を経過した後に再 度その対象TFTをオン状能として蓄積電荷を読み出 し、その出力により対象とする面素の不良を検出する方 法である。

【0006】しかしながら、この検査方法を前記した徒 20 来のTFT型LCDに採用しようとすると、各駆動信号 線4やデータ信号線5がそれぞれ駆動線側共通線10や アーク級側共通線11によって一括接続された状態にあ るために、例えば、駆動信号線4を通して対象となるT FTに電位を供給してこれをオンさせようとすると、こ の電位が駆動線側共通線10を通して他の駆動信号線4 に回り込み、対象となるTFTのみをオンさせることが できなくなる。このため、前記した検査方法を従来のし CDに採用してTFT型しじ口の電気的な特性検査を行 うことができず、不良な画素が存在するLCDを見逃し てしまうことになる。

[0007]

【発明の目的】本発明の目的は、電気的な検査を行って 画素の不良を見いだすことが可能なTFT型LCDを提 供することにある。また、本発明の他の日的は、このよ うなTFT型LCDを製造する方法を提供することにあ

[0008]

【課題を解決するための手段】本発明のTFT型LCD は、TFTと画素電極とを含む多数個の画素部に対して 40 れぞれの電気特性の検査を行うことが可能となる。 接続される複数本の駆動信号線をそれぞれ抵抗を介して 駆動線側共通線に電気接続し、かつ複数本のデータ信号 線をそれぞれ抵抗を介してデータ線側共通線に電気接続 した構成とする。

【0009】例えば、複数本の駆動信号線にはそれぞれ 原動信号人力パッドが形成され、複数本のデータ信号線 にはそれぞれデータ信号入力パッドが形成され、この駆 動信号入力パッドと駆動線側共通線との間、及びデータ 信号入力パッドとデータ解例共通絡との間にそれぞれ抵 抗が介挿される。また、この抵抗は画素電極を形成する 50 電電荷によるTFTの破壊を防止することができる。

面素材料の一部で形成することが好ましい。

【0010】また、本発明のTFT型しCDの製造に際 しては、TFTのゲート電極と駆動信号線とを形成する と同時に、この駆動信号線と一体に駆動信号入力パッ ド、駆動線側共通線、及びこの駆動信号入力パッドと駆 動線側共通線を接続する導通部を形成する工程と、TF Tのチャネルとなる半導体層を形成すると同時に駆動信 号入力パッドと駆動線側共通線との間にその半導体層の 一部でアイランドを形成する工程と、TFTのソース・ 10 ドレイン電極とデータ信号線とを形成すると同時に、駆 動信号入力パッドと駆動線側共通線をそれぞれ前記アイ ランドに接続する連結部を形成し、かつ同時に前記導通 部にホールを開設して導通部を遮断させる工程と、TF Tの前記半導体層を堀込んでチャネルを形成すると同時 に前記アイランドを娘込んで高抵抗化する工程と、面索 電極を形成すると同時に前記駆動信号入力パッドと駆動 線側共通線との間に前記画素電極材料で抵抗を形成する 工程とを含むことを特徴とする。

【0011】更に、TFTの半導体層を形成すると同時 に、次工程で形成するデータ信号人力パッドとデータ無 側共通線との間に前記半導体層の一部でアイランドを形 成する工程と、TFTのソース・ドレイン電極とデータ 信号線とを形成すると同時に、このデータ信号線と一体 にデータ信号入力パッド、データ線側共通線、及び前記 データ信号入力パッドとデーク線側共通線をそれぞれ前 記アイランドに接続する連結部を形成する工程と、TF Tの半導体層を堀込んでチャネルを形成すると同時に前 記アイランドを堀込んで高抵抗化する工程と、血素電極 を形成すると同時に前記データ信号入力パッドとデータ 30 規側共通線との間に前記画紫電極材料で抵抗を形成する 工程とを含むことが好ましい。

[0012]

【作用】控数の駆動信号線と駆動線側共通線との間、及 びデーク信号線とデータ線側共通線との間に抵抗を介揮 することで、各信号線を各共通線に電気接続して各信号。 線における静電気の帯電を防止することが可能とされる 一方で、各駆動信号線やデータ信号線に印加した電位が、 抵抗によって選圧降下され、他の信号線に回り込むこと が防止され、個々のTFTに対して独立状態を保ってそ

【0013】また、駆動信号線を形成した後は、これと 一体に形成した導通部により駆動信号線と駆動線側共通 線との電気接続を確保し、データ信号線を形成した後 は、これと…体に形成した連結部と半導体層の一部で形 成したアイランドとで駆動信号線及びデータ信号線の各 信号線とそれぞれの共通線との電気接続を確保し、画素 電極の形成と同時に最終的な抵抗を形成するので、LC Dの製造工程の間は常に各信号線を共通線に選気接続し た状態を保持することができ、製造工程途中における帯 (4)

物開平8-101397

5

[0014]

【実施例】次に、本発明の実施例を図面を参照して説明する。図1は本発明の一実施例の回路構成図である。TFT2と書程容量を含む画素電極3とで画索部1が構成されており、多数個の両素部1はマトリクス状に配列形成される。そして、各TFT2のゲートには複数本の駆動信号線4が行方向に接続され、また各TFT2のドレインには複数本のデータ信号線5が列方向に接続されている。前記駆動信号線4はそれぞれの一端部に駆動信号 人力パッド6が形成され、他端部には駆動線側測定パッド0ド7が形成されている。同様に、前記データ信号線5はそれぞれの一端部にデータ信号入力パッド8が形成され、他端部にはデータ無側測定パッド9が形成されている。

【0015】そして、前記各駆動信号線4の駆動信号入力パッド6は駆動線側共通線10にそれぞれ接続されるが、ここでは各駆動信号入力パッド6と駆動線側共通線10との間に抵抗12を介挿している。同様に前記各データ信号級5のデータ信号入力パッド8はデータ線側共通線11にそれぞれ接続されるが、各データ信号入力パッド8とデータ線側共通線11との間に抵抗13を介挿している。これらの抵抗12、13は任意の抵抗値として設定可能であるが、後述するように全体の除電効果を考慮すると、数KQから百KQの抵抗値が好ましい。また、前記駆動線側共通線10には駆動線側一括パッド14が接続して形成され、同様に前記データ線側共通線11にはデータ線側一括パッド15が接続して形成されている。

【0016】このように駆動信号入力バッド6と駆動線側共通線10との間に抵抗12を介挿することにより、複数本の駆動信号線4は全て駆動線側共通線10に電気接続され、かつこの駆動線側共通線10を駆動線側一括パッド14において所定の電位に保持することにより、LCDの製造工程において各駆動信号線4に静電気が帯電されることがなく、各TFT2を静電破壊から防止することができる。同様に、データ信号人力パッド8とデーク線側共通線11との間に抵抗13を介挿することにより、複数本のデータ信号線5は全てデータ線側共通線11に電気接続され、かつこのデータ線側共通線11に電気接続され、かつこのデータ線側共通線11に電気接続され、かつこのデータ線側共通線1で記憶をデーク線側一括パッド15において所定の電位に保持することで、静電気の帯電によるTFT2の破壊を防止することができる。

【0017】一方、LCDを製造した際の検査においては、各駆動信号線4に設けた駆動信号入力パッド6と駆動線側測定パッド7との間に測定針を接触させて通電を行うことで、その駆動信号線4の抵抗を測定し、その短絡や断線等を検査することができる。これはデータ信号線5においても、デーク信号入力パッド8とデーク線側測定パッド9とを利用することで同様に検査を行うことができる。

【0018】更に、個々の画素部1を検査する際において、検査対象としてのTFT2を含む駆動信号線4に所定の電位を印加してそのTFT2をオン状態とし、かつこのTFT2を含むデーク信号線5にデータ信号を入りすることでこのTFT2の画素部1にデータを保持させ、所定時間後に再びそのTFT2をオンさせてデータを読み出すことで、その画素部1の電気的な特性検査を行うことができる。このとき、検査対象の画素部1が含まれる駆動信号線4は、他の駆動信号線4とは電気的に接続されてはいるが、両名間にはそれぞれに接続された抵抗12が2個直列状態に介挿されることになるため、

その高抵抗値によって印加する電位が電圧降下されるため、他の駆動信号線にまで回り込んで他の画索部1のT ドT2をオン動作させることはなく、かかる電気的な特

性検査を好適に実施することができる。 【0.0.1.41 図2は前型町制信品よれた

【0019】図2は前記駅動信号人力パッド6と駆動線共通線10との間に介挿された抵抗12を構成する配線領域の平面図であり、図3はTFT2と画素電極3とを含む領域の断面図である。これらの図を参照して抵抗1202の形成方法を説明する。例えば、ガラス基板21上に第1クロム膜を所要のパターンに形成してゲート電極22と、これと一体の駆動信号線4を形成する。このとき、駆動信号線4の一端部には前記駆動信号入力パッド6に連続して導通部23と駆動線側共通線10が一体に形成される。これにより、駆動信号線4は導通部23を介して駆動線側共通線10に電気接続された状態とされる。また、前記したように駆動信号線4の他端部には駆動線側測定パッド7が形成されるが、ここでは図30元は省略する。

【0020】次いで、ゲート絶縁膜24を形成し、その 上にn゚ーアモルファスシリコン25を所要パターンに 形成するが、その際に前記駆動信号入力パッド6と駆動 静側共通線10との間の中間位置には、前記導通部23 に隣接してn* - アモルファスシリコン25の一部でア イランド26を形成する。そして、前記n*-アモルフ ァスシリコン25の上に第2クロム膜を所要パターンに 形成してソース・ドレインの各電模27を形成するが、 これと同時にこの第2クロム膜の一部で前記駆動信号入 カバッド6と駆動線側共通線10のそれぞれに重なるよ うに連結師28を形成する。これらの連結部28はその 先端部を前記アイランド26に重ねており、したがって このアイランド26を介して各連結部28は互いに電気 接続されることになり、この結果駆動信号入力パッド6 は駆動線側共通線10に電気接続された状態となる。ま た、この連結部28の形成と同時に、前記第1クロム膜 からなる導通部23にホール29を開設して導通部23 をその中間領域で透断させる。

【0021】次いで、前記n*ープモルファスシリコン 50 25に対してチャネルを形成すべく地込みが行われる (5)

特開平8-101397 À

7

が、このときアイランド26に対しても連結路28の各 端部が対峙する間の部分の堀込みを行い、アイランド2 6を高抵抗状態とする。これにより、駆動信号入力パッ ド6と駆動線側共通線10はアイランド26の高抵抗で 電気接続された状態となる。

【0022】その後、層間絶縁膜30を形成し、かつ I TO(インジウムすず酸化物)を所要パクーンに形成し て画素電極3を形成するが、このITOの一部を前記駅 動信号入力パッド6と駆動線側共通線10の上に重なる ように形成し、更にこれらを結ぶ所要の抵抗パターン3 10 1を形成する。ここでは1T〇の一部を細幅の矩形波型 に形成することで、所要の抵抗値の抵抗パターン31を 得ている。したがって、図1に示した抵抗12は、前記 アイランド26による抵抗値と、この1TOの抵抗パタ ーン31による抵抗値とを並列接続した抵抗値として標 成される。但し、前記アイランド26で形成される抵抗 は高抵抗値であるため、このITOによる抵抗パターン 31の抵抗値が殆どそのまま図1の抵抗12として機能 することになる。

【0023】したがって、このように抵抗12を形成す 20 ることで、TFT及びLCDを形成する製造工程におい て、駆動信号線4を形成した後に、データ信号線5を形 成するまでの開は導通部23によって各駆動信号線4は 駆動線側共通線10に電気接続された状態が保持され、 データ信号線5を形成した後にITOにより抵抗12を 形成するまでの間はアイランド26と連結部28とによ って各駆動信号線4が駆動線側共通線10に電気接続さ れた状態が保持される。したがって、この製造工程の 間、各駆動信号線4は常に駆動線側共通線10に電気接 FTの破壊が防止される。

【0024】なお、駆動信号線4の一部で形成した導通 部23はその後にホール29によって断線され、またア イランド26と連結部28はアイランド26の堀込みに より高抵抗化されるため、最終的にはITOにより形成 される抵抗パターン31が実質的な抵抗12として形成 されることになる。

【0025】また、図示は省略するが、各データ信号線 5に形成する抵抗13についても同様であり、この場合 には図2を参照すると、n* - アモルファスシリコン2 40 5によりアイランド26を形成し、次いで第2クロム膜 による連結部28の形成を行い、その後にアイランド2 6の娘込みを行い、更にITOにより所定の抵抗値の抵 抗パターン31を形成する工程を行うことで、駆動信号 線4の場合と同様に製造工程において各データ信号線5 をデータ線側共通線11に電気接続した状態を保持する ことができる。

[0026]

【発明の効果】以上説明したように本心明は、TFTと 画素電極とを含む多数個の画常部に対して接続される複 50 12,13 抵抗

数本の駆動信号線とデータ信号線とをそれぞれ抵抗を介 してそれぞれの共通線に包気接続しているので、各位号 線と各共通線との電気接続状態を保持して各信号線にお ける静電気の帯電を防止することを可能とする一方で、 各駆動信号線やデータ信号線に印加した電位が抵抗によ って竜圧降下されるため、この電位が他の信号線に回り 込むことが防止され、個々のTFTを独立状態を保って それぞれの電気特性の検査を行うことが可能となり、個 々の画表部の不良を検出して信頼性の高いしCDを得る ことが可能となる。

【0027】この場合、各信号線にはそれぞれ信号入力 パッドが形成されており、この信号人力パッドと各共通 線との間にそれぞれ抵抗が介揮されるので、この抵抗が 各信号線における抵抗の測定を行う際の障害になること はなく、各信号線における頻絡や断線を正確に検査する ことができる。

【0028】また、本発明のTFT型しCDの製造に際 しては、駆動信号線と一体に駆動信号入力パッド、駆動 絵側共通線、及びこの駆動信号入力パッドと駆動線側共 通線を接続する導通部を形成することで、以降はこの導 通部によって駆動信号線を共通線に定気接続した状態を 保ち、その後は半導体層の一部でアイランドを形成し、 かつデータ信号線と同時に連結部を形成することで、以 陸は画案電極材料により最終的な抵抗が形成されるま で、アイランドと運給部とで信号線を共通線に電気接続 した状態を保つことができ、製造工程途中における静電 気破壊を防止することができる。

【0029】また、この場合、導通部はホールによって 断線され、アイランドは堀込みによって高抵抗化される **続された状態が保持されるため、修電気の帝電によるT=30=ので、画索電極材料で最終的に形成される抵抗の抵抗値** に影響を与えることは殆どなく、所望の抵抗値の抵抗を 得ることができる。

【図面の簡単な説明】

【図1】本発明のTFT型LCDの一実施例の回路構成 図である。

- 【図2】本発明の要部の平面図である。
- 【図3】本発明における画素領域の断面図である。
- 【図4】従来のTFT型LCDの一例の回路構成図であ


【符号の説明】


- 1 画家部
- 2 TFT
- 3 画業電極
- 4 駆動信号線
- 5 デーク信号線
- 6 駆動信号人力パッド
- 8 データ信号入力パッド
- 10 駆動線伽共通線
- 11 データ線側共通線

(6)

特別平8-101397








(7)

特爾平8-101397

[24]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.